[IEEE 2006 International Electron Devices Meeting - San Francisco, CA, USA (2006.12.11-2006.12.13)] 2006 International Electron Devices Meeting - A 45nm High Performance Bulk Logic Platform Technology (CMOS6) using Ultra High NA(1.07) Immersion Lithography with Hybrid Dual-Damascene Structure and Porous Low-k BEOL

✍ Scribed by Nii, H.; Sanuki, T.; Okayama, Y.; Ota, K.; Iwamoto, T.; Fujimaki, T.; Kimura, T.; Watanabe, R.; Komoda, T.; Eiho, A.; Aikawa, K.; Yamaguchi, H.; Morimoto, R.; Ohshima, K.; Yokoyama, T.; Matsumoto, T.; Hachimine, K.; Sogo, Y.; Shino, S.; Kanai, S.; Yamazaki, T.; Takahashi, S.; Maeda, H.; Iwata, T.; Ohno, K.; Takegawa, Y.; Oishi, A.; Togo, M.; Fukasaku, K.; Takasu, Y.; Yamasaki, H.; Inokuma, H.; Matsuo, K.; Sato, T.; Nakazawa, M.; Katagiri, T.; Nakazawa, K.; Shinyama, T.; Tetsuka, T.; Fujita, S.; Kagawa, Y.; Nagaoka, K.; Muramatsu, S.; Iwasa, S.; Mimotogi, S.; Yoshida, K.; Sunouchi, K.; Iwai, M.; Saito, M.; Ikeda, M.; Enomoto, Y.; Naruse, H.; Imai, K.; Yamada, S.; Nagashima, N.; Kuwata, T.; Matsuoka, F.

• Book ID: 118271983
• Publisher: IEEE
• Year: 2006
• Weight: 592 KB
• Volume: 0
• Category: Article
• ISBN-13: 9781424404384
• DOI: 10.1109/iedm.2006.346878